This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):



- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Problem Image Mailbox.

Citation 2

1. Japanese Patent Application No.: 9554/1983

Application Date: January 24, 1983

2. Japanese Patent Disclosure No.: 135684/1984

Disclosure Date: August 3, 1984

3. Inventor: Kenichi NOJIMA; Kawasaki-city, Japan

4. Applicant: FUJITSU Kabushiki Kaisha; Kawasaki-city, Japan

5. Title: A Data Bypass Method Between Baffer Memories

A data bypass method between baffer memories (3, 6) for a multi processor system of a swapping type including a plurality of CPUs (1, 2) each of which has a buffer memory (3, 6) and a storage device (16) to which the CPUs are connectable, wherein a means for bypassing data from the write data bus (18, 19) of the strage device (16) to the readout data bus (17, 20) is provided, and when the data transmission is required between buffer memories, the data are directly transmitted between buffer memories through the means for bypassing.


Each of reference numbers is as follows:

1, 2: CPU 3, 6: Buffer Memory 4, 5 7, 9: Tag

8: Control Circuit 10, 11, 12: Selecting Circuit

13, 15: Register 14: Memory 16: Storage Device

17, 20: Readout Data Bus 18, 19: Write Data Bus



19 日本国特許庁 (JP)

①特許出願公開

⑫公開特許公報(A)

昭59-135684

⑤ Int. Cl.³
G 11 C 9/06
G 06 F 13/00

識別記号

庁内整理番号 8219—5B 7361—5B 砂公開 昭和59年(1984)8月3日

発明の数 1 審査請求 未請求

(全 3 頁)

⑤パッフアメモリ間のデータパイパス方式

②特 願 昭58-9554

②出 願 昭58(1983)1月24日

仍発 明 者 野嶋賢一

川崎市中原区上小田中1015番地 富士通株式会社内

切出 願 人 富士通株式会社

. 川崎市中原区上小田中1015番地

切代 理 人 弁理士 松岡宏四郎

明如常

1. 発明の名称

バッファメモリ間のデータバイパス方式

2. 韓許議求の顧問

パッファメモリを優えた中央処理装置とを備えた中央処理装置を複数接続出来る記憶装置とを備えたスワップ方式のマルチプロセッサンステムに於て、 該記憶装置の書込みデータバスから読出しデータバスへデータをパイパスする手段を設け、 前記パッファメモリ間でデータを送を必要とする場合、 はパイパスする手段を経由して直接パッファメモリ間のデータバイパス方式。

3. 発明の詳細な説明

(a) 發明の技術分野

本発明はバッファメモリを備えた中央処理装置と、抜中央処理装置を複数接続出来る記憶装置(主記憶装置又は中央処理装置と主記憶装置間に設けられる中間バッファ記憶装置)とを備えたスワップ方式のマルチプロセッサンステムに係り、特 に該マルチプロセッサシステムに於けるプロセッサ間のデータ転送時間を短縮するバッファメモリ 間のデータバイパス方式に関する。

(b) 従来技術と問題点

(c)発明の目的

本発明の目的は上記欠点を除く為,各中央処理 装置の内成中央処理装置で必要となったデータが、 他の中央処理装置のパッファメモリに存在する場合、該他の中央処理装置からムーブアウトされたデータを記憶装置に書込むのと平行して要求元の 或中央処理装置へ該データをパイパスさせ、転送時間の短縮を計ることを可能とするパッファメモリ間のデータパイパス方式を提供することにある。 (4) 発明の様成

本発明の様成はバッファメモリを備えた中央処理装置と、 該中央処理装置を複数接続出来る記憶装置とを備えたスワップ方式のマルチプロセッサンステムに於て、 該配健装置の書込みデータバスから終出しデータバスへデータをバイパス 手段を設け、 前記パッファメモリ間でデータ転送を行う機にしたものである。

(*) 穀明の実施例

• • •

図は本発明の一実施例を示す回路のブロック図 である。中央処理装置1にはバッファメモリ3と、 バッファメモリ3のアドレス情報、有効性等が配

3

中央処理装置 2 を中心とする動作の場合は上記と同様であるが、参照されるタグは 7 でバッファメモリ 3 よりムーブアウトされたデータは書込みデータバス 1 9 を経て選択回路 1 1 . 1 2 を経由し、統出しデータバス 1 7 を経てバッファメモリ 6 に転送される。

(1)発明の効果

以上説明した如く。本発明は各中央処理装置の 内成中央処理装置で必要となったデータが、他の 憶されるタグもが内瞰され、中央処理装置 2 には パッファメモリ 6 と、パッファメモリ 6 のアドレス情報、有効性等が記憶されるタグ 5 が内瞰される。記憶装置 1 6 にはタグもの内容がコピーされるタグ 7 と、タグ 5 の内容がコピーされるタグ 9 がある。ここで中央処理装置 1 を中心にして動作を地明する。

中央処理装置 1 が必要とするデータがパッファメモリ 3 に無いし、中央処理装置 1 は記憶はす為、 は、中央処理装置 1 は記憶はす為、 は、中央処理装置 1 はの割割の のは、中央処理を置 1 はの割割の のは、中央処理を置 1 はの割割の のは、中央処理をであるが、中央処理をであるが、中央処理をであるが、中央処理をである。 のでは、中央のでは、中央のでは、中央のでは、中央のでは、中央のでは、中央のでは、アクトを指示である。 ののでは、アクトを指示が、アクトのでは、対象では、アクトのでは、対象に、制御回路 8 はパップアッメモリ 6 より哲込みデータパス 1 8 を経て送出されるデータを選択四路 1 1 経てレジスタ 1 3 に

中央処理装置のバッファメモリに存在する場合。 該他の中央処理装置からムープアウトされたデー タを配理装置に審込むのと平行して要求元の政中 央処理装置へ該データをバイパスさせ、転送時間 の短縮を計ることを可能とする為。その効果は大 なるものがある。

4. 図面の簡単な説明

図は本発明の一実施例を示す回路のブロック図 である。

1. 2 は中央処理装置、3,6 はパッファメモリ、4,5,7,9 はタグ、8 は制御回路,10,11,12 は選択回路、13,15 はレジスタ、14 はノモリ、16 は記憶装置である。

代理人并理士 松岡宏四郎

5

